1.一种带异步置位复位的CMOS混合型SR忆阻锁存器电路，其特征在于，包括SR忆阻锁存器模块和忆阻异步置位复位功能模块；其中，SR忆阻锁存器模块包括第一MOS管T1、第二MOS管T2、第三MOS管T3、第四MOS管T4、第五MOS管T5、第六MOS管T6、第一忆阻器M1、第一反相器N1和第二反相器N2以及第一电阻R1；忆阻异步置位复位功能模块包括第二忆阻器M2、第三忆阻器M3、第四忆阻器M4、第五忆阻器M5以及第三反相器N3，其中T1、T2、T3、T4和T6为NMOS晶体管，T5为PMOS晶体管，M1、M2、M3、M4、M5均为Biolek阈值型忆阻器模型；SR忆阻锁存器模块内，第一MOS管T1、第三MOS管T3、第五MOS管T5、第六MOS管T6的栅极连接SR忆阻锁存器模块的控制端CP；第一MOS管T1的漏极连接输入端S，第一MOS管T1的源极连接第二MOS管T2的栅极；第二MOS管T2的漏极连接直流电压V1，第二MOS管T2的源极连接第四MOS管T4的漏极、第一忆阻器M1的负端、第一电阻R1的一端、第一反相器N1的输入端以及第二反相器N2的输出端；第三MOS管T3的漏极连接输入端R，第三MOS管T3的源极连接T4的栅极；第四MOS管T4的源极连接至地端；第五MOS管T5的源极连接直流电压V2，第五MOS管T5的漏极连接第一忆阻器M1的正端以及第六MOS管T6的源极；第六MOS管T6的漏极连接第一反相器N1的输出端和第二反相器N2的输入端；第二反相器N2的输出端作为SR忆阻锁存器模块的输出端Q1，连接到后续电路；忆阻异步置位复位功能模块内，第二忆阻器M2的负端连接SR忆阻锁存器模块的输出端Q1，也即第二反相器N2的输出端，第二忆阻器M2的正端连接第三忆阻器M3的正端以及第四忆阻器M4的正端；第三忆阻器M3的负端连接异步置位端SET；第五忆阻器M5的正端连接第三反相器N3的输出端，第五忆阻器M5的负端连接第四忆阻器M4的负端作为整个电路的输出端Q；第三反相器N3的输入端连接异步复位端RESET。

2.根据权利要求1所述的带异步置位复位的CMOS混合型SR忆阻锁存器电路，其特征在于，电压V1、V2为直流电压，直流电压V1的值与SR锁存器输入端S和R的高电平值相同，直流电压V2的值略小于V1的值。

3.根据权利要求1所述的带异步置位复位的CMOS混合型SR忆阻锁存器电路，其特征在于，第一电阻R1的阻值需满足：Ron<

4.根据权利要求1所述的带异步置位复位的CMOS混合型SR忆阻锁存器电路，其特征在于，SR锁存器的输入端S和R以及异步置位端SET和异步复位端RESET不能同时为高电平，上述端口在电路中均为高电平有效。

5.根据权利要求1所述的带异步置位复位的CMOS混合型SR忆阻锁存器电路，其特征在于，第二忆阻器M2与第三忆阻器M3构成忆阻或门，第四忆阻器M4与第五忆阻器M5构成忆阻与门，M1、M2、M3、M4及M5的初始阻值大小设定在最小阻值Ron与最大阻值Roff之间。

6.根据权利要求1所述的带异步置位复位的CMOS混合型SR忆阻锁存器电路，其特征在于，第六MOS管T6的作用在于，在CP为逻辑1时将会影响忆阻器两端电压，使得忆阻器阻值变化，在CP为逻辑0时，第六MOS管T6截止，对忆阻器状态没有影响。