1.一种采用镜像结构的栅压自举采样开关，其特征在于，包括：NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、PMOS管M5、PMOS管M6、NMOS管M7、PMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12、PMOS管M13、PMOS管M14、NMOS管M15、PMOS管M16、NMOS管M17、NMOS管M18、NMOS管M19、NMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、PMOS管M24、PMOS管M25、PMOS管M26、电容C1、电容C2、电容C3、电容C4、电容C5以及电容C6；

其中，NMOS管M1的漏极与NMOS管M2的漏极、NMOS管M3的漏极、PMOS管M6的源极、NMOS管M22的栅极、PMOS管M24的源极、PMOS管M14的源极、NMOS管M18的漏极、NMOS管M20的漏极、NMOS管M21的漏极以及外部电源VDD相连，NMOS管M1的源极与NMOS管M2的栅极、NMOS管M3的栅极以及电容C1的一端相连，电容C1的另一端与NMOS管M4的栅极、PMOS管M8的栅极、NMOS管M9的栅极以及外部时钟CK2相连，NMOS管M2的源极与NMOS管M1的栅极以及电容C2的一端相连，电容C2的另一端与PMOS管M6的栅极、NMOS管M7的栅极以及外部时钟CK1相连，NMOS管M3的源极与PMOS管M8的源极、PMOS管M25的源极、PMOS管M25的漏极、PMOS管M5的源极以及电容C3的一端相连，电容C3的另一端与NMOS管M4的漏极、NMOS管M7的源极以及NMOS管M10的源极相连，NMOS管M4的源极与NMOS管M9的源极、NMOS管M23的源极、NMOS管M17的源极、NMOS管M19的源极以及外部地线GND相连，PMOS管M25的栅极与外部时钟CK1相连，PMOS管M8的漏极与NMOS管M10的栅极相连以及NMOS管M9的漏极相连，PMOS管M6的漏极与PMOS管M5的栅极以及NMOS管M7的漏极相连，PMOS管M5的漏极与NMOS管M22的漏极、PMOS管M13的漏极以及NMOS管M11的栅极相连，NMOS管M10的漏极与NMOS管M11的源极以及信号输入Vin相连，NMOS管M11的漏极与NMOS管M12的漏极以及信号输出Vout相连，PMOS管M24的栅极与NMOS管M23的栅极以及外部时钟CK2相连，PMOS管M24的漏极与NMOS管M22的源极以及NMOS管M23的漏极相连，PMOS管M13的栅极与PMOS管M14的漏极以及NMOS管M15的漏极相连，NMOS管M12的栅极与PMOS管M16的漏极以及NMOS管M17的漏极相连，PMOS管M26的栅极与外部时钟CK1相连，NMOS管M18的源极与PMOS管M13的源极、PNMOS管M26的漏极、PMOS管M26的源极、PMOS管M16的源极以及电容C4的一端相连，电容C4的另一端与NMOS管M12的源极、NMOS管M15的源极以及NMOS管M19的漏极相连，NMOS管M20的源极与NMOS管M21的栅极以及电容C5的一端相连，电容C5的另一端与PMOS管M14的栅极、NMOS管M15的栅极以及外部时钟CK1相连，NMOS管M21的源极与NMOS管M18的栅极、NMOS管M20的栅极以及电容C6的另一端相连，电容C6的另一端与NMOS管M19的栅极、PMOS管M16的栅极、NMOS管M17的栅极以及外部时钟CK2相连；

所述NMOS管M12、PMOS管M13、PMOS管M14、NMOS管M15、PMOS管M16、NMOS管M17、NMOS管M18、NMOS管M19、NMOS管M20、NMOS管M21、PMOS管M26、电容C4、电容C5、电容C6组成的电路为NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、PMOS管M5、PMOS管M6、NMOS管M7、PMOS管M8、NMOS管M9、NMOS管M10、PMOS管M25、电容C1、电容C2、电容C3组成的电路的镜像结构，采用该镜像结构的栅压自举采样开关电路的自举电容值增大为传统栅压自举采样开关电路的二倍；

所述PMOS管M8与NMOS管M9构成反相器使得NMOS管M10的栅极在采样阶段与采样开关NMOS管M11的栅极断开，PMOS管M16与NMOS管M17构成反相器使得NMOS管M12的栅极在采样阶段与采样开关NMOS管M11的栅极断开，从而减小了NMOS管M11栅极节点寄生电容；

在采样保持阶段，外部时钟CK1为低电位，外部时钟CK2为高电位；NMOS管M3、NMOS管M4、NMOS管M18、NMOS管M19均导通，电外部电源VDD对C3和C4进行充电并使其上下极板电压差均为VDD，其中VDD为外部电源VDD的电压，NMOS管M22与NMOS管M23均导通使得NMOS管M11关断，NMOS管M9与NMOS管M17均导通使得NMOS管M10与NMOS管M12均关断，PMOS管M6与PMOS管M14均导通使得PMOS管M5与PMOS管M13均关断，从而使得NMOS管M11在保持阶段与电容C3和电容C4均断开连接；

采样阶段，外部时钟CK1为高电位，外部时钟CK2为低电位；NMOS管M3、NMOS管M4、NMOS管M18、NMOS管M19均关断，电容C3与电容C4上下极板电压差均为VDD；NMOS管M22与NMOS管M23均关断使得采样开关电路无放电通路，NMOS管M7与NMOS管M15均导通使得PMOS管M5与PMOS管M13均导通，NMOS管M9与NMOS管M17均关断以及PMOS管MOS管M8与PMOS管M16均导通使得NMOS管M10与NMOS管M12均导通，从而NMOS管M11与电容C3和电容C4均相连接；此时，输入端Vin信号经NMOS管M10、电容C3以及PMOS管M5使得NMOS管M11的栅极电压为Vin+VDD，同时输出电压Vout经过NMOS管M12、电容C4以及PMOS管M13使得NMOS管M11栅极电压为Vout+VDD，而在采样阶段Vin＝Vout，所以NMOS管M11栅极电压仍被自举到Vin+VDD，其中Vin为输入端Vin的电压，Vout为输出端的电压。

2.根据权利要求1所述的一种采用镜像结构的栅压自举采样开关，其特征在于，采样开关NMOS管M11工作线性区沟道电阻ron11为

其中μn为电子迁移率，Cox为单位面积栅氧化层电容，(W/L)11为NMOS管M11的沟道宽长比，W为沟道宽度，L为沟道长度，VTH11为NMOS管M11的阈值电压，CPA为PMOS管M5、PMOS管M13和NMOS管M22在信号通路节点上贡献的寄生电容总和，C3为电容C3的电容值，C4为电容C4的电容值，VDD为外部电源VDD的电压。

3.根据权利要求1所述的一种采用镜像结构的栅压自举采样开关，其特征在于，所述NMOS管M10的栅极由PMOS管M8、NMOS管M9组成的反相器输出端控制，NMOS管M12的栅极由PMOS管M16、NMOS管M17组成的反相器输出端控制，在采样开始阶段，NMOS管M10和NMOS管M12则可分别与PMOS管MOS管M5和PMOS管M13同时导通，从而加快了采样开关的导通速度，在采样到保持的转换过程中PMOS管M5和PMOS管M13的栅极则由外部时钟CK1经一反相器的输出信号控制，在采样到保持的转换瞬间，PMOS管M8与NMOS管M9组成电路以及PMOS管M16与NMOS管M17组成电路会有一段时间同时保持导通，从而加快采样开关的关断速度；外部时钟CK1控制的虚拟PMOS管M25与虚拟PMOS管M26分别吸收PMOS管M8与PMOS管M16产生的沟道电荷，从而抑制沟道电荷注入问题。