1.一种IO端口复用的可编程熔丝修调电路系统，其特征在于，包括：

SLEEP端口输入电路、烧写脉冲检测电路、基准与上电复位电路、编程数据解码电路、阵列熔丝参考基准电路以及N个M位阵列熔丝电路，所述N和M为不小于2的正整数；

所述SLEEP端口输入电路，用于通过所述SLEEP端口输入电路的休眠控制端口获取所需写入的脉冲序列；

所述烧写脉冲检测电路和编程数据解码电路，用于把所述SLEEP端口输入电路采集到的脉冲序列解码为烧写地址信号、烧写数据信号和烧写使能信号；

所述基准与上电复位电路，用于向所述SLEEP端口输入电路提供基准电流参考信号，向所述烧写脉冲检测电路提供第一基准电压参考信号，向所述编程数据解码电路提供上电复位信号；

所述阵列熔丝参考基准电路，用于向M位阵列熔丝电路提供第二基准电压参考信号和第三基准电压信号；

所述M位阵列熔丝电路用于提供烧写数据。

2.根据权利要求1所述的IO端口复用的可编程熔丝修调电路系统，其特征在于，所述SLEEP端口输入电路，包括：第一镜像电路，所述第一镜像电路的第一输入端作为所述SLEEP端口输入电路的输入端，用于获取脉冲序列信号，所述第一镜像电路第一输出端和第二输出端接地；

第二镜像电路，所述第二镜像电路的第一输入端和第二输入端与电源相连，所述第二镜像电路的第一输出端与所述第一镜像电路的第二输入端相连，所述第二镜像电路的输出端用于获取所述基准电流参考信号；

第一施密特触发器，所述第一施密特触发器的输入端与所述第一镜像电路的第一输入端相连，所述第一施密特触发器的输出端用于输出控制IO端口复用的可编程熔丝修调电路系统使能的使能信号；

第二施密特触发器，所述第二施密特触发器的输入端与所述第一镜像电路的第二输入端相连，所述第二施密特触发器的输出端作为所述SLEEP端口输入电路的第一输出端，用于输出烧写脉冲检测电路的使能信号；

第一开关管，所述第一开关管的输入端与电源相连，控制端与所述第二镜像电路的两个开关管的公共端相连；

第二开关管，所述第二开关管的输入端与所述第一开关管的输出端相连，输出端与所述第二镜像电路的第一输出端相连，所述第二开关管的控制端与所述第二施密特触发器的输出端相连；

第三开关管，所述第三开关管的输入端与电源相连，所述第三开关管的控制端与所述第一施密特触发器的输入端相连，所述第三开关管的输出端与所述第二施密特触发器的输入端相连；

第四开关管和第五开关管，所述第四开关管的输入端与电源相连，所述第四开关管与所述第五开关管的控制端相连，所述第四开关管的输出端与所述第五开关管的输入端相连，所述第五开关管的输出端接地，所述第四开关管和所述第五开关管的公共端用于提供可控电源信号；

第一三极管，所述第一三极管的基极和集电极相连，所述第一三极管的集电极与所述第一镜像电流源的第一输入端相连。

3.根据权利要求2所述的IO端口复用的可编程熔丝修调电路系统，其特征在于，所述烧写脉冲检测电路，包括：第六开关管，所述第六开关的输入端与所述第一三极管的发射极相连；

第一反相器，所述第一反相器的输入端与所述第二施密特触发器的输出端相连，所述第一反相器的输出端与所述第五开关管的控制端相连；

第一比较器，所述第一比较器的第一输入端与所述第五开关管的输出端相连，所述第一比较器的第二输入端与所述第四开关管的输出端相连；

第三施密特触发器，所述第三施密特触发器的输入端与所述第一比较器的输出端相连；

第一电阻，所述第一电阻的第一端与所述第一比较器的第二输入端相连，所述第一电阻的第二端接地；

第七开关管，所述第七开关管的输入端与所述第一电阻的第一端相连，所述第七开关管的输出端接地，所述第七开关管的控制端与所述第三施密特触发器的输出端相连；

分压支路，所述分压支路的输入端与所述第六开关的输出端相连，所述分压支路的输出端与第八开关管的输入端相连；

第八开关管，所述第八开关管的输入端与所述分压支路的输出端相连，所述第八开关管的输出端接地，所述第八开关管的控制端与所述第四开关管的输出端相连；

第九开关管和第十开关管，所述第九开关管的输入端与所述分压支路的分压信号输出端相连，所述第九开关管的输出端与所述第十开关管的输入端相连，所述第九开关管的控制端与所述第十开关管的控制端相连，所述第十开关管的输出端与所述第三施密特触发器的输出端相连；

第二比较器，所述第二比较器的第一输入端与所述第九开关管的输出端相连，所述第二比较器的第二输入端用于获取所述第一基准电压参考信号；

第二反相器，所述第二反相器的输入端与所述第二比较器的输出端相连；

第三反相器，所述第三反相器的输入端与所述第二反相器的输出端以及所述第九开关管的控制端相连；

第四施密特触发器，所述第四施密特触发器的输入端与所述第三反相器的输出端相连。

4.根据权利要求3所述的IO端口复用的可编程熔丝修调电路系统，其特征在于，所述基准与上电复位电路，包括：电流镜互偏置的偏置电路、启动电路以及比较电路；

所述偏置电路包括：

第三镜像电路，所述第三镜像电路的输入端与所述第四开关管的输出端相连；

第十一开关管和第十二开关管，所述第十一开关管的控制端与所述第三镜像电路的第一输出端相连，所述第十二开关管的控制端与所述第三镜像电路的第二输出端相连，所述第十一开关管和第十二开关管的输入端和输出端均接地；

第十三开关管和第十四开关管，所述第十三开关管的输入端与所述第三镜像电路的第一输出端相连，所述第十三开关管的输出端接地；所述第十四开关管的输入端分别与所述第十三开关管的控制端、所述第三镜像电路的第二输出端以及所述第二比较器的第二输入端相连，所述第十四开关管的输出端接地；

所述启动电路包括：

第十五开关管，所述第十五开关管的输入端与所述第三镜像电路的输入端相连，所述第十五开关管的控制端接地；

第十六开关管，所述第十六开关管的输入端与所述第十五开关管的输出端相连，所述第十六开关管的输出端与所述第三镜像电路的第二输出端相连；

第十七开关管和第十八开关管，所述第十七开关管的输入端与所述第二镜像电路的第二输出端相连，所述第十七开关管、第十八开关管的控制端互联，所述第十七开关管、第十八开关管的输出端均接地；

第十九开关管，所述第十九开关管的输入端与所述第三镜像电路的输入端相连，所述第十九开关管的控制端与所述第三镜像电路中两个开关管的控制端相连；

第二十开关管，所述第二十开关管的输入端和控制端分别所述第十九开关管的输出端相连，所述第二十开关管的输出端接地；

所述比较电路包括：

第四镜像电路，所述第四镜像电路的输入端与所述第三镜像电路的输入端相连；

第二十一开关管，所述第二十一开关管的输入端与所述第四镜像电路的第一输出端相连，所述第二十一开关管的控制端与所述第二十开关管的输入端相连，所述第二十一开关管的输出端接地；

第二十二开关管，所述第二十二开关管的输入端与所述第四镜像电路的第二输出端相连，所述第二十二开关管的控制端与所述第十六开关管的控制端相连；

第二十三开关管，所述第二十三开关管的输入端与所述第三镜像电路的输入端相连，第二十三开关管的控制端与所述第三镜像电路中的两个开关管的控制端相连，第二十四开关管，所述第二十四开关管的输入端与所述第二十三开关管的输出端相连，所述第二十四开关管的控制端与所述四镜像电路的第二输出端相连，所述第二十四开关管输出端接地；

第二十五开关管和第二十六开关管，所述第二十五开关管的输入端与所述第三镜像电路的输入端相连，所述第二十五开关管的输出端与所述第二十六开关管的输入端相连，所述第二十五开关管和第二十六开关管的控制端均与所述第二十三开关管的输出端相连，所述第二十五开关管的输出端用于提供所述上电复位信号。

5.根据权利要求4所述的IO端口复用的可编程熔丝修调电路系统，其特征在于，所述N个M位阵列熔丝电路具体为三个六位阵列熔丝电路。

6.根据权利要求5所述的IO端口复用的可编程熔丝修调电路系统，其特征在于，所述编程数据解码电路为由三位地址寄存器和三个6位加法器组成的编程数据解码电路；

所述编程数据解码电路的第一输入端与所述第四施密特触发器的输出端相连；

所述编程数据解码电路的第二输入端与所述第二十五开关管的输出端相连；

所述编程数据解码电路的第三输入端与所述第二施密特触发器的输出端相连；

所述6位加法器组中的每个加法器组分别对应输出一位烧写地址。

7.根据权利要求6所述的IO端口复用的可编程熔丝修调电路系统，其特征在于，所述阵列熔丝参考基准电路，包括：第二十八开关管和第二十九开关管，所述第二十八开关管的输入端与所述第四开关管的输出端相连，所述第二十八开关管和第二十九开关管的控制端均与所述第一施密特触发器的输出端相连，所述第二十八开关管的输出端和第二十九开关管的输入端相连，所述第二十九开关管的输出端接地；

第五镜像电路，所述第五镜像电路的输入端与所述第二十八开关管的输入端相连；

第三十开关管和第三十一开关管，所述第三十开关管的输入端与所述第五镜像电路的第一输出端相连，所述第三十一开关管的输入端与所述第五镜像电路的第二输出端相连，所述第三十开关管的输出端、所述第三十一开关管的输出端分别用于向M位阵列熔丝电路提供第二急转电压信号和第三基准电压信号；

第三十二开关管和第三十三开关管，所述第三十二开关管的输入端与所述第三十开关管的输出端相连，所述第三十二开关管的输出端接地，所述第三十三开关管的输入端与所述第三十一开关管的输出端相连，所述第三十三开关管的输出端接地，所述第三十二开关管和所述第三十三开关管控制端均与所述第二十八开关管的输出端相连。

8.根据权利要求7所述的IO端口复用的可编程熔丝修调电路系统，其特征在于，所述M位阵列熔丝电路包括：

6个位单元熔丝电路和与所述位单元熔丝电路一一对应的6个控制逻辑电路；

所述位单元熔丝电路包括：

第三十四开关管，所述第三十四开关管的输入端与所述第一三极管的发射极相连；

第三十五开关管，所述第三十五开关管的输入端与所述第三十四开关管的控制端以及所述第一三极管的发射极相连，所述第三十五开关管的输出端接地；

第三十六开关管，所述第三十六开关管的输入端与所述第三十四开关管的输入端相连，所述第三十六开关管的控制端与所述第三十四开关管的输出端相连；

第三十七开关管，所述第三十七开关管的输入端与所述第三十四开关管的输入端相连，所述第三十七开关管的控制端与所述第三十四开关管的输出端以及所述第三十六开关管的输出端相连；

熔断丝，所述熔断丝的第一端与所述第三十七开关管的输出端相连，所述熔断丝的第二端接地；

第三十八开关管、第三十九开关管和第四十开关管，所述第三十八开关管、第三十九开关管和第四十开关管的输入端与所述第四开关管的输出端相连，所述第三十八开关管、第三十九开关管和第四十开关管的控制端与所述第三十开关管的输出端相连，所述第三十八开关管的输出端与所述熔断丝的第一端相连；

第四十一开关管和第四十二开关管，所述第四十一开关管和第四十二开关管的输入端与所述第三十九开关管的输出端相连，所述第四十一开关管的控制端与所述第三十八开关管的输出端相连，所述第四十二开关管的控制端与所述第三十一开关管的输出端相连；

第六镜像电路，所述第六镜像电路的第一输入端与所述第四十一开关管的输出端相连，所述第六镜像电路的第二输入端与所述第四十二开关管的输出端相连，所述第六镜像电路的输出端接地；

第四十三开关管，所述第四十三开关管的输入端与所述第四十开关管的输出端相连，所述第四十三开关管的控制端与所述第六镜像电路的第二输入端相连，所述第四十三开关管的输出端接地，所述第四十三开关管的输入端作为所述位单元熔丝电路的输出端。

9.根据权利要求8所述的IO端口复用的可编程熔丝修调电路系统，其特征在于，所述控制逻辑电路包括：第一与非门、第二与非门和或非门；

所述第一与非门的第一输入端用于获取所述6位加法器组中的唯一一个加法器的输出端相连，获取所述加法器输出的烧写地址，所述第一与非门的第二输入端用于获取烧写地址使能信号；

所述或非门的第一输入端与所述第一与非门的输出端相连，所述或非门的第二输入端用于获取所述编程数据解码电路输出的烧写使能信号；

所述第二与非门的第一输入端与所述第一与非门的输出端相连，所述第二与非门的第二输入端与所述位单元熔丝电路的第四十三开关管的输入端相连。