1.一种可编程忆阻器逻辑电路，其特征在于，至少包括第一阈值型忆阻器Ma、第二阈值型忆阻器Mb、第三阈值型忆阻器Mc、第四阈值型忆阻器Md、第一NMOS晶体管M1、第二NMOS晶体管M2、第三NMOS晶体管M3、第四NMOS晶体管M4、第五NMOS晶体管M5、第六NMOS晶体管M6、第一电阻R1和第二电阻R2，通过设置第一使能端S1、第二使能端S2和第三使能端S3，控制各个NMOS晶体管的状态和阈值型忆阻器的阻态，进而实现在同一电路中完成多种逻辑运算；

其中，所述的第一阈值型忆阻器Ma的正端连接第一NMOS晶体管M1的漏极；第二阈值型忆阻器Mb的正端连接第二NMOS晶体管M2的漏极，Ma、Mb的负端均连接时钟信号VCLK；第四阈值型忆阻器Md的负端连接第五NMOS晶体管M5的漏极，Md的正端连接时钟信号VCLK；第三阈值型忆阻器Mc的负端连接第三NMOS晶体管M3的漏极，Mc的正端连接第二NMOS晶体管M2的源极；

所述的第一NMOS晶体管M1的栅极连接信号输入端A，M1的源极连接第一电阻R1的一端；

第二NMOS晶体管M2的栅极连接信号输入端B；第三NMOS晶体管M3的栅极连接信号输入端C，M3的源极连接地端；第四NMOS晶体管M4的漏极连接第一电阻R1的另一端，M4的栅极连接第一使能端S1，M4的源极连接地端；第五NMOS晶体管M5的栅极连接第二使能端S2，M5的源极连接第二电阻R2的一端；第六NMOS晶体管M6的漏极连接第二电阻R2的另一端，M6的栅极连接第三使能端S3，M6的源极连接地端；

所述的第一电阻R1的一端连接第一NMOS晶体管M1的源极，第一电阻R1的另一端连接第四NMOS晶体管M4的漏极；第二电阻R2的一端连接第五NMOS晶体管M5的源极，第二电阻R2的另一端连接第六NMOS晶体管M6的漏极。

2.根据权利要求1所述的可编程忆阻器逻辑电路，其特征在于，第一使能端S1、第二使能端S2和第三使能端S3均为高电平有效。

3.根据权利要求1所述的可编程忆阻器逻辑电路，其特征在于，第一电阻R1和第二电阻R2满足：1/2RON