1.一种高可靠性的传感器读出电路，其特征在于；具有控制逻辑模块、采样保持电路（S/H）、调制器（SDM）、数字滤波器（Filter）；控制逻辑模块接收振荡器（OSC）产生周期性的方波信号CK0，同时控制逻辑模块分别对采样保持电路（S/H）、调制器（SDM）、数字滤波器（Filter）产生控制信号；

该电路运行时；振荡器（OSC）产生周期性的方波信号CK0，其频率为Fs，周期T=1/Fs；

方波CK0经过控制逻辑（Ctrl Logic）产生CK1和CK2信号，其中CK1为采样保持电路（S/H）的控制信号，用以控制采保对传感器（Sensor）输出的Vs信号进行采样、放大和保持；CK2控制Sigma Delta调制器（SDM）采样并转换为单bit或者多bit的数据流Qsdm（对于低频Sensor应用，一般用单bit的SDM）；Qsdm的平均值等于Vsh；Qsdm数据流经过数字滤波器（Filter）降采样并转换为多bit的数字输出Data，同时，当完成一次转换时，产生EOC信号，EOC信号用以关闭OSC和Ctrl Logic模块，以便节省功耗；

该电路运行时；由于Vsh基本上是线性漏电，当Vsh漏电导致性能恶化时，重新采样一次，更新Vsh的值为传感器正确的值；这样ADC转换的Vsh值始终是精度可靠的数据；具体时序为，Start的上升沿，触发Ctrl Logic产生CK1控制S/H采样放大传感器输出信号Vs得到Vsh；

CK1变为低电平后，CK2开始控制SDM转换Vsh值，同时CK2的反向信号CK2N控制滤波器滤波SDM的输出数据流；由于Vsh随时间会减小，一定时间长度（N2*T）的CK2后，CK2关闭，CK1开启，S/H重新采样放大Vs更新Vsh值；Vsh建立完成后，CK1关闭，CK2开启SDM继续转换，如此循环，直到EOC变为高，关闭CK1和CK2以及OSC；N1的值根据S/H的offset纠正以及建立时间决定，N2值由最坏情况下的漏电值决定其最大值；N2太小，CK1和CK2交替切换消耗的时间越多，对于整体转换时间有不利影响。