1.一种基于FPGA的UFMC系统载波频率同步方法，其特征在于，使用一个UFMC(Universal Filter Multi-Carrier，通用滤波多载波)符号作为训练序列，训练序列中必须包含m≥2部分相同的符号；整个频偏估计过程通过小数倍频偏和整数倍频偏共同完成；

通过训练序列前后两相同数据部分的自相关得到小数倍频偏，将小数倍频偏补偿后的训练序列估计与本地训练序列相乘并做FFT(fast Fourier transform，快速傅立叶变换)求得整数倍频偏；

整个频偏估计过程具体包括以下步骤：

S1：基于FPGA(Field－Programmable Gate Array，现场可编辑门阵列)小数倍频偏估计的实现：在接收端，通过数据分流把训练序列单独分离出来，对训练序列进行相关操作得到小数倍频偏估计；

S2：基于FPGA整数倍频偏估计的实现：将进行小数倍频偏补偿后的训练序列与本地序列相乘，依次经过2N点FFT变换，其中N表示系统中所有子载波的总数；提取偶数倍子载波上的数据，幅值简化，比较最大值，确定整数倍频偏估计。

2.根据权利要求1所述的一种基于FPGA的UFMC系统载波频率同步方法，其特征在于，所述步骤S1具体包括：在接收端通过数据分流把训练序列分离出来，使用计数的方式提取出训练序列中用于频偏估计的两部分数据并对其做延时相关，累加，估计出小数倍频偏；

小数倍频偏估计fA表达式为：

其中，L表示滤波器的长度，N表示系统中所有子载波的总数，r0(k)表示接收到的训练序列符号， 为r0(k)的共轭，k表示时间索引；由于angle求得的角度范围是(-π,π]，所以(1)式求得小数倍频偏估计的范围为(-1,1]。

3.根据权利要求1所述的一种基于FPGA的UFMC系统载波频率同步方法，其特征在于，所述步骤S2具体包括：在接收端重构不存在频偏的训练序列p(k)，使经过小数倍频偏补偿后*的训练序列r0′(k)与p(k)的共轭p(k)相乘得q(k)，q(k)的表达式为：q(k)＝r0′(k)·p*(k)   (2)

接着对q(k)做补零至2N点并进行FFT变换得Q(n)，Q(n)的表达式为其中，Q(n)表示q(k)的2N点FFT变换，n表示频域索引；

取偶数倍子载波上的数据得Q′(n)，则整数倍频偏估计fB为

其中，Q′(n)表示取N点偶数子载波上的数据后得到的表达式；由(4)式可看出，整数倍频偏的估计范围为[0,N-1]。

4.根据权利要求2所述的一种基于FPGA的UFMC系统载波频率同步方法，其特征在于，所述的基于FPGA小数倍频偏估计的实现模块主要包括数据提取，延迟相关，累加求和和频偏估计四个部分；其中，为了降低运算长度过长引起的资源消耗，在延迟相关模块中采用下采样的方法，即选取固定间隔位置上数据，减少相关时的运算量，虽然运算数据的减少能引起估计精度的下降，但是在硬件实现中资源消耗的情况却有较大改善；延迟相关模块中原操作是取共轭和复数相乘两步完成，总共需要四个乘法器，通过改变复数乘法器的结构，只使用三个乘法器，相较于原来的复数乘法器，改进后减少了一个乘法器；

所述改变乘法器的结构具体为：

原乘法器为：

改变后的乘法器为：

Zr＝ArBr-AiBi＝Ar(Br+Bi)-Bi(Ar+Ai)   (6)Zi＝ArBi+AiBr＝Ar(Br+Bi)-Br(Ar-Ai)

其中，Zr、Zi分别表示两复数相乘后的实部和虚部，Ar、Ai、Br、Bi分别表示任意两个复数的实部和虚部。

5.根据权利要求3所述的一种基于FPGA的UFMC系统载波频率同步方法，其特征在于，基于FPGA整数倍频偏估计的实现模块主要包括延迟相关，2N点FFT变换，幅值简化和频偏估计四个部分；在FFT变换模块中，相关后的数据长度是N+L-1，进行FFT变换的点数是2N，所以在输入端要将每段数据都补零至2N点；由于UFMC中的子带滤波机制，在FFT变换后只有偶数子载波上保留有用数据信息，而提取偶数倍子载波上的数据只需在FFT变换的输出端使用2倍的FFT变换时的时钟输出数据；然后，把提取的数据进行幅值简化模块；

所述幅值简化模块具体计算方法为：

|Z|＝max{|Re|,|Im|}+min{|Re|,|Im|}/2   (7)其中，Z表示复数的幅值，Re、Im分别表示任意复数的实部和虚部。