1.一种访问OTP存储器的电路，包括依次相连的CPU、上电读取电路、总线控制电路、多路选择器、OTP时序发生器电路、编程算法模块电路和加扰电路，其中，所述CPU：用于配置访问OTP存储器的指令；

所述上电读取电路：用于在OTP上电时，读取OTP存储器各个区域的信息；

所述总线控制电路：用于装载CPU的一系列指令，并解析所定义的操作OTP存储器的指令；

所述多路选择器：选择上电读取电路读取信息指令或总线控制电路的指令，并将选择的指令传送至OTP操作时序产生控制器；

所述OTP时序发生器电路：按照CPU操作OTP存储器的指令产生对应的访问OTP存储器时序；

所述编程算法模块电路：在编程OTP存储器操作时，对OTP存储器所要编程的地址进行冗余处理并对每一位所要编程的数据采取施加实施N＝16次编程脉冲电压处理；

所述加扰电路：用于对OTP存储器中读取密钥信息进行加密处理。

2.如权利要求1所述的访问OTP存储器的电路，其特征在于，采用机台完成指令配置电路代替所述CPU，所述机台完成指令配置电路用于配置访问OTP存储器的指令。

3.如权利要求1所述的访问OTP存储器的电路，其特征在于，所述上电读取电路读取的信息包括OTP存储器模式信息、OTP存储器接口封闭信息、OTP存储器系统区域封闭信息、OTP存储器用户区域封闭信息以及密钥区域信息。

4.如权利要求1所述的访问OTP存储器的电路，其特征在于，所述总线控制电路包括指令寄存器电路和指令译码器电路，指令寄存器电路用于存储CPU所配置的一系列指令，指令译码器电路实现将配置的指令翻译成具体有效的指令并传送至多路选择器。

5.如权利要求1所述的访问OTP存储器的电路，其特征在于，所述编程算法模块电路的所有算法控制均采用状态机控制实现。

6.如权利要求1所述的访问OTP存储器的电路，其特征在于，所述对OTP存储器中读取密钥信息进行加密处理包括：对密钥读出的数据经过加扰电路进行加扰，使得用户所见的密钥数据不是真正编程至OTP的数据。

7.如权利要求1所述的访问OTP存储器的电路，其特征在于，所述操作OTP存储器的指令包括复位操作指令、唤醒操作指令、编程操作指令、读取操作指令、睡眠操作指令。

8.如权利要求1所述的访问OTP存储器的电路，所述OTP存储器包括：芯片序列号区域，用于存储芯片序列号；接口封闭区域，用于存储相关接口封闭信息；OTP存储器工作模式区域：用于存储OTP存储器的操作模式，包括机台工作模式和正常工作模式；系统封闭控制区域，用于存储封闭系统区域的控制信息；用户封闭控制区域，用于存储用户区域的控制信息；系统密钥区域，用于存储密钥信息区域；以及用户区，用于存储用户所要存储的信息。