1.一种基于FPGA实现非同步信号采样的方法，其特征在于：其包括以下步骤：

S1、采样信号接收模块以原信号频率的N倍频率接收采样信号，采样信号包括采样时钟信号和与采样时钟信号对应的采样数据信号；

S2、利用数据压缩算法，将采样信号中连续N个采样点压缩为一个采样点，得到目标信号；

S3、向用户终端发送目标信号；

上述的步骤S2中，将采样信号中的连续N个采样点压缩为一个采样点的具体算法为：将采样信号中的采样时钟信号按顺序每N个采样点分为一组，判断各组采样点加下一组的第一个采样点共N +1个采样点中是否存在上升沿信号；如果不存在上升沿信号，则用低电平的采样点来表征该组的N个采样点；如果存在上升沿信号，且这个上升沿信号出现在该组的N个采样点中，则用一个表征高电平的采样点来替换该组的N个采样点，如果这个上升沿信号出现在该组的最后一个采样点与下一组的第一个采样点，则用低电平表征该组的N个采样点，而用高电平表征下一组的N个采样点；

将采样数据信号按顺序每N个采样点分为一组，并使采样数据信号的分组与采样时钟信号的分组相对应；

在采样数据信号中获取与上述的采样时钟信号中的上升沿的高电平对应的采样点的电平状态，并用该电平状态来表征其所在分组的N个采样点；

在采样时钟信号中，没有上升沿的其余各组的采样点对应的采样数据信号的采样点分组，都以一个低电平来表征。

2.根据权利要求1所述的基于FPGA实现非同步信号采样的方法，其特征在于：所述的步骤S1中，采样信号接收模块以目标信号频率的4倍频率接收采样信号。

3.根据权利要求1所述的基于FPGA实现非同步信号采样的方法，其特征在于：所述的采样信号接收模块为FPGA模块，FPGA模块中设有处理器模块、存储模块和总线，处理器模块与存储模块之间通过总线通信，所述的算法和采集的数据都存储在存储模块中，处理器模块运行时调用存储器模块中的算法和采样时钟信号和采样数据信号，对采样时钟信号和采样数据信号压缩处理后，得到目标信号并存储在存储模块中。