1.一种具有失调消除以及非线性补偿的带隙基准电压源，其特征在于：包括带隙基准电压源，所述带隙基准电压源内设有带隙基准电压源电路，所述带隙基准电压源电路包括传统带隙电路、运放核心电路、负温度系数电流产生电路、非线性补偿产生电路、启动电路以及偏置电路，所述传统带隙电路结构包括电阻R1、电阻R2、电阻R3、电阻R4、MN22MOS管、Q1晶体管、Q2晶体管以及带隙基准电压源输出端口Vref，所述负温度系数电流产生电路包括MP19MOS管、MN20MOS管、折叠式运算放大器A3和电阻R5，所述非线性补偿产生电路包括MP21MOS管和Q3晶体管，所述运放核心电路包括具有失调消除的四输入运算放大器A1和具有误差存储的四输入运算放大器A2；

电路启动的第一阶段：时钟控制开关S1闭合，S2、S3、S4断开，在偏置电路中建立合适的偏置电压，所述四输入运算放大器A1、所述四输入运算放大器A2和所述折叠式运算放大器A3开始工作，电路启动的第二阶段：将MP41和MP42的栅极短接，使MP41和MP42的失配误差存储在所述四输入运算放大器A2的C5、C6、C7、C8中，电路启动的第三阶段：将MP33和MP34的栅极短接，MP37和MP38的栅极短接，将所述四输入运算放大器A1的两个输入端口MP33、MP34、MP37、MP38的失配误差存储在C1、C2、C3、C4中，电路启动的第四阶段：将所述四输入运算放大器A1的输入端短接断开，接入正常电路，C1‑C8中存储的误差电压加到反馈回路中，带隙基准电压源开始正常工作；

所述MP19MOS管的源极与VDD连接，且MP19MOS管的漏极与MN20MOS管的漏极连接，所述MN20MOS管的源极与电阻R5的上端连接，且MN20MOS管的栅极与折叠式运算放大器A3的输出连接，所述电阻R5的下端与GND连接，所述折叠式运算放大器A3的反相输入端与MN20MOS管的源极连接；

所述MP21MOS管的源极与VDD连接，且MP21MOS管的漏极与Q3晶体管的发射极连接，所述Q3晶体管的基极和集电极均与GND连接，所述MP19MOS管的栅极与其漏极连接，并与MP21MOS管的栅极连接；

所述四输入运算放大器A1上设有两组同相输入端和两组反相输入端，其分别为P1、P2、N1和N2，所述同相输入端P1和同相输入端P2均与电阻R2的下端连接，所述反相输入端N1与电阻R3的下端连接，所述四输入运算放大器A1的反相输入端N2与Q3晶体管的发射极连接；

所述电阻R1的上端与VDD连接，且电阻R1的下端与MN22MOS管的漏极连接，所述MN22MOS管的源极与带隙基准电压源输出端口Vref、电阻R2以及电阻R3的上端连接，所述电阻R2的下端与Q1晶体管的发射极及折叠式运算放大器A3连接，所述电阻R3的下端与电阻R4的上端连接，且电阻R4的下端与Q2晶体管的发射极连接；所述MN22MOS管的栅极连接所述四输入运算放大器A2的输出端，所述Q1晶体管的发射极连接折叠式运算放大器A3的同相输入端，所述Q1晶体管的基极和集电极与GND连接，所述Q2晶体管的基极和集电极与GND连接；

所述偏置电路中包括MP1MOS管、MP2MOS管、MP6MOS管、MP8MOS管、MP11MOS、MP12MOS管、MP15MOS管、MP16MOS管、MN3MOS管、MN4MOS管、MN5MOS管、MN7MOS管、MN9MOS管、MN10MOS管、MN13MOS管、MN14MOS管、MN17MOS管、MN18MOS管以及时钟控制开关S1；

其中，MP1MOS管、MP2MOS管、MP6MOS管、MP8MOS管、MP11MOS、MP12MOS管、MP15MOS管、MP16MOS管为P型MOS管，MN3MOS管、MN4MOS管、MN5MOS管、MN7MOS管、MN9MOS管、MN10MOS管、MN13MOS管、MN14MOS管、MN17MOS管、MN18MOS管为N型MOS管，MP1MOS管的源极与VDD连接，MP1MOS管的漏极与MP2MOS管的源极连接，MP1MOS管栅极与MP2MOS管的漏极连接，MP2MOS管的漏极与MN3MOS管的漏极连接,MP2MOS管的栅极与偏置电压V2连接，MN3MOS管的源极与MN4MOS管的漏极连接,MN3MOS管的栅极与偏置电压V0连接，MN4MOS管的源极连接GND，MN4MOS管的栅极与MN5MOS管以及MN7MOS管的栅极连接，MN5MOS管的漏极与时钟控制开关S1的下端以及MN5MOS管的栅极连接，MP6MOS管的源极与VDD连接，MP6MOS管的栅极与MP6MOS管的漏极和MN7MOS管的漏极以及MP8MOS管的栅极连接，MN7MOS管的源极与GND连接，MP8MOS管的源极与VDD连接，MP8MOS管的漏极与MN9MOS管的漏极和MN9MOS管以及MN10MOS管的栅极连接，MN9MOS管的源极与MN10MOS管的漏极连接，MN10MOS管的源极与GND连接，MP11MOS管的源极与VDD连接，MP11MOS管的漏极与MP12MOS管的源极连接,MP11MOS管的栅极与偏置电压V1连接，MP12MOS管的漏极与MN14MOS管的栅极以及MN13MOS管的漏极连接,MP12MOS管的栅极与偏置电压V2连接，MN13MOS管的源极与MN14MOS管的漏极连接,MN13MOS管的栅极与偏置电压V0连接，MN14MOS管的源极与GND连接，MP15MOS管的源极与VDD连接，MP15MOS管的漏极与MP16MOS管的源极连接，MP15MOS管的栅极与MP16MOS管的漏极连接，MP16MOS管的漏极与MN17MOS管的漏极连接,MP16MOS管的栅极与偏置电压V2连接，MN17MOS管的源极与MN18MOS管的漏极连接, MN17MOS管的栅极与偏置电压V0连接，MN18MOS管的源极与GND连接,MN18MOS管的栅极与偏置电压V3连接；

所述启动电路包括MP23MOS管、MP24MOS管、MP25MOS管、MP27MOS管、MP28MOS管、MP29MOS管、MN26MOS管、MN30MOS管、S2时钟控制开关、S3时钟控制开关以及S4时钟控制开关；

其中，MP23MOS管的源极与VDD连接，MP23MOS管的漏极与MP24MOS管的源极连接，MP23MOS管的栅极与MP27MOS管的栅极连接，MP27MOS管的源极与VDD连接，MP27MOS管的漏极与MP28MOS管的源极连接，MP24MOS管的漏极与MN26MOS管的漏极连接，MP24MOS管的栅极与MOS管MP28的栅极连接，MP28MOS管的漏极与MP29MOS管的源极连接，MP25MOS管的源极与VDD连接，MP25MOS管的漏极与四输入运算放大器A2的输出端以及S2时钟控制开关的上端连接，MP25MOS管栅极与MP24MOS管的漏极连接，S2时钟控制开关的下端与GND连接，S3时钟控制开关的上端与VDD连接，下端与MOS管MN26MOS管的漏极连接，MN26MOS管的源极与GND连接，MN26MOS管的栅极与MN26MOS管的漏极和MN30MOS管的栅极连接，MP29MOS管的漏极与MN30MOS管的漏极连接，MP29MOS管的栅极与电阻R3的下端连接；MN30MOS管的源极与GND连接,时钟控制开关S4与偏置电压V2连接,时钟控制开关S4的上端与VDD相连，时钟控制开关S4的下端分别与MP24MOS管的栅极以及MP28MOS管的栅极连接，MP23MOS管的栅极、MP27MOS管的栅极与偏置电压V1连接,所述MN9MOS管、MP1MOS管、MP6MOS管、MN14MOS管以及MP15MOS管的栅极分别产生偏置电压V0、偏置电压V1、偏置电压V2、偏置电压V3以及偏置电压V4。

2.根据权利要求1所述的一种具有失调消除以及非线性补偿的带隙基准电压源，其特征在于：所述Q1晶体管与Q2晶体管的个数比为1:20，所述Q1晶体管和Q2晶体管与GND连接。