1.一种基于分数阶忆容器等效电路的低通滤波电路，其特征在于所述基于分数阶忆容器等效电路的低通滤波电路的输入端设有基于分数阶忆容器等效电路的低通滤波电路的信号输入端A、基于分数阶忆容器等效电路的低通滤波电路的信号输入端B、基于分数阶忆容器等效电路的低通滤波电路的控制信号输入端E和基于分数阶忆容器等效电路的低通滤波电路的控制信号输入端F，所述基于分数阶忆容器等效电路的低通滤波电路的输出端设有基于分数阶忆容器等效电路的低通滤波电路的信号输出端C和基于分数阶忆容器等效电路的低通滤波电路的信号输出端D；控制信号α加在基于分数阶忆容器等效电路的低通滤波电路的控制信号输入端E和基于分数阶忆容器等效电路的低通滤波电路的控制信号输入端F之间；

第一电阻(1)的端子R12与电感(2)的端子L0连接，电感(2)的端子L1与分数阶忆容器等效电路(3)的端子G连接；

第一电阻(1)的端子R11与基于分数阶忆容器等效电路的低通滤波电路的信号输入端A连接，电感(2)的端子L1与基于分数阶忆容器等效电路的低通滤波电路的信号输出端C连接，分数阶忆容器等效电路(3)的端子H与基于分数阶忆容器等效电路的低通滤波电路的信号输出端D连接；分数阶忆容器等效电路(3)的端子J、端子GND和端子H与基于分数阶忆容器等效电路的低通滤波电路对应的控制信号输入端E、控制信号输入端F和信号输入端B连接；

所述分数阶忆容器的等效电路的两端分别为分数阶忆容器的等效电路的端子G和分数阶忆容器的等效电路的端子H；控制信号α加在分数阶忆容器的等效电路的端子J与分数阶忆容器的等效电路的端子GND之间；

所述分数阶忆容器的等效电路的端子G分别与第一电流传输器(4)的端子E1+、频率/电压转换器(27)的端子Fi和第一电容(25)的端子C12连接；

分数阶忆容器的等效电路的端子H与第二电流传输器(21)的端子E2‑连接；

第一电流传输器(4)的端子E1‑与第三电阻(29)的端子R32连接，第一电流传输器(4)的端子E1i分别与第二电阻(28)的端子R22、第二放大模块(7)的端子W21连接，第二放大模块(7)的端子W22与压控移相器(22)的端子Φ0连接；第一电流传输器(4)的端子E1o与第一放大模块(5)的端子W11连接，第一放大模块(5)的端子W12与第一乘法器(6)的端子X1连接，第一乘法器(6)的端子Y1与电压源(8)的端子U0连接；

第一乘法器(6)的端子P1分别与第二乘法器(9)的端子X2、第五乘法器(15)的端子X5和第三加法器(17)的端子B3连接，第二乘法器(9)的端子Y2与第一运算模块(10)的端子K12连接，第二乘法器(9)的端子P2分别与第一加法器(11)的端子A1和第三乘法器(12)的端子X3连接，第一加法器(11)的端子B1与第三乘法器(12)的端子P3连接，第一加法器(11)的端子S1与第四乘法器(13)的端子X4连接，第四乘法器(13)的端子Y4与压控移相器(22)的端子Φ

2连接，第四乘法器(13)的端子P4与第二加法器(14)的端子A2连接；第二加法器(14)的端子B2与第五乘法器(15)的端子P5连接，第五乘法器(15)的端子Y5与第三运算模块(20)的端子K32连接；

第二加法器(14)的端子S2与第六乘法器(16)的端子X6连接，第六乘法器(16)的端子Y6与第二运算模块(18)的端子K22连接，第六乘法器(16)的端子P6与第三加法器(17)的端子A3连接；第三加法器(17)的端子S3与模拟反相器(19)的端子Hi连接，模拟反相器(19)的端子Ho与第二电流传输器(21)的端子E2+连接，第二电流传输器(21)的端子E2i与第三电流传输器(23)的端子E3i连接，第三电流传输器(23)的端子E3‑与第一电容(25)的端子C11连接；

频率/电压转换器(27)的端子Vo与第四运算模块(26)的端子K41连接，第四运算模块(26)的端子K42与第七乘法器(24)的端子X7连接，第七乘法器(24)的端子P7与第三乘法器(12)的端子Y3连接；

分数阶忆容器的等效电路的端子J分别与第一运算模块(10)的端子K11、第二运算模块(18)的端子K21、第三运算模块(20)的端子K31、压控移相器(22)的端子Φ1和第七乘法器(24)的端子Y7连接；

分数阶忆容器的等效电路的端子GND分别与第三电流传输器(23)的端子E3+、第三电阻(29)的端子R31和第二电阻(28)的端子R21连接；

所述基于分数阶忆容器等效电路的低通滤波电路的分数阶忆容器等效电路的电容值CM：

DM＝D1+D2{1+K2[K3+K1(Fα+1)WR2Isin(2πft‑π/2α)]}            (2)式(1)和式(2)中：DM表示分数阶忆容器的等效电路的容纳值，D1表示第一电容(25)的容纳值，

D2表示电压源(8)的电压输出值，

I表示输入电流ia(t)的幅值，

K1表示第一运算模块(10)的电压输出值，

K2表示第二运算模块(18)的电压输出值，

K3表示第三运算模块(20)的电压输出值，

F表示第四运算模块(26)的电压输出值，

W表示第二放大模块(7)的电压放大倍数，

R2表示第二电阻(28)的电阻值，

f表示输入电流ia(t)的频率值，

t表示加在分数阶忆容器等效电路上激励电压的时间，秒，

α表示忆容器的分数阶阶次，所述分数阶阶次等于控制信号的电压值；

所述基于分数阶忆容器等效电路的低通滤波电路的传递函数C1(s)为：

则基于分数阶忆容器等效电路的低通滤波电路的截止频率f为：

式(3)和(4)中：CM表示分数阶忆容器等效电路的电容值，

R1表示第一电阻的电阻值，

L表示电感的电感值。

2.根据权利要求1所述的基于分数阶忆容器等效电路的低通滤波电路，其特征在于所述第一放大模块(5)由第四电阻(30)、第五电阻(31)、第一运算放大器(32)、第六电阻(33)、第七电阻(34)和第二运算放大器(35)组成；

第四电阻(30)的端子R42分别与第五电阻(31)的端子R51和第一运算放大器(32)的端子V1‑连接，第一运算放大器(32)的端子V1o分别与第五电阻(31)的端子R52和第六电阻(33)的端子R61连接，第六电阻(33)的端子R62分别与第七电阻(34)的端子R71和第二运算放大器(35)的端子V2‑连接；第二运算放大器(35)的端子V2+和第一运算放大器(32)的端子V1+与分数阶忆容器的等效电路的端子GND连接；

所述第一放大模块(5)的两端为端子W11和端子W12，第四电阻(30)的端子R41与第一放大模块(5)的端子W11连接，第七电阻(34)的端子R72和第二运算放大器(35)的端子V2o与第一放大模块(5)的端子W12连接。

3.根据权利要求1所述的基于分数阶忆容器等效电路的低通滤波电路，其特征在于所述第二放大模块(7)由第八电阻(36)、第九电阻(37)、第三运算放大器(38)、第十电阻(39)、第十一电阻(40)和第四运算放大器(41)组成；

第八电阻(36)的端子R82分别与第九电阻(37)的端子R91和第三运算放大器(38)的端子V3‑连接，第三运算放大器(38)的端子V3o分别与第九电阻(37)的端子R92和第十电阻(39)的端子R101连接，第十电阻(39)的端子R102分别与第十一电阻(40)的端子R111和第四运算放大器(41)的端子V4‑连接；第三运算放大器(38)的端子V3+和第四运算放大器(41)的端子V4+与分数阶忆容器的等效电路的端子GND连接；

所述第二放大模块(7)的两端为端子W21和端子W22，第八电阻(36)的端子R81与第二放大模块(7)的端子W21连接，第十一电阻(40)的端子R112和第四运算放大器(41)的端子V4o与第二放大模块(7)的端子W22连接。

4.根据权利要求1所述的基于分数阶忆容器等效电路的低通滤波电路，其特征在于所述第一运算模块(10)由1.2V电源(42)、第十二电阻(43)、第十三电阻(44)、第十四电阻(45)、第五运算放大器(46)和第十五电阻(47)组成；

第十五电阻(47)的端子R152分别与第十四电阻(45)的端子R141和第五运算放大器(46)的端子V5‑连接，第五运算放大器(46)的端子V5+分别与第十二电阻(43)的端子R122和第十三电阻(44)的端子R131连接，第十二电阻(43)的端子R121与1.2V电源(42)的端子U1连接；第十三电阻(44)的端子R132与分数阶忆容器的等效电路的端子GND连接；

所述第一运算模块(10)的两端为端子K11和端子K12，第十五电阻(47)的端子R151与第一运算模块(10)的端子K11连接，第五运算放大器(46)的端子V5o和第十四电阻(45)的端子R142与第一运算模块(10)的端子K12连接。

5.根据权利要求1所述的基于分数阶忆容器等效电路的低通滤波电路，其特征在于所述第二运算模块(18)由第十六电阻(48)、第六运算放大器(49)、第十八电阻(50)、第十九电阻(51)、第二十电阻(52)、第七运算放大器(53)、第二十一电阻(54)、‑1V电源(55)和第十七电阻(56)组成；

第十六电阻(48)的端子R162分别与第十七电阻(56)的端子R171和第六运算放大器(49)的端子V6‑连接，第六运算放大器(49)的端子V6o分别与第十七电阻(56)的端子R172和第十八电阻(50)的端子R181连接，第十八电阻(50)的端子R182分别与第十九电阻(51)的端子R191和第七运算放大器(53)的端子V7+连接，第七运算放大器(53)的端子V7‑分别与第二十电阻(52)的端子R201和第二十一电阻(54)的端子R212连接，第二十一电阻(54)的端子R211与‑1V电源(55)的端子U2连接；第六运算放大器(49)的端子V6+和第十九电阻(51)的端子R192与分数阶忆容器的等效电路的端子GND连接；

所述第二运算模块(18)的两端为端子K21和端子K22，第十六电阻(48)的端子R161与第二运算模块(18)的端子K21连接，第二十电阻(52)的端子R202和第七运算放大器(53)的端子V7o与第二运算模块(18)的端子K22连接。

6.根据权利要求1所述的基于分数阶忆容器等效电路的低通滤波电路，其特征在于所述第三运算模块(20)由第二十二电阻(57)、第八运算放大器(58)、第二十四电阻(59)、第二十五电阻(60)、第二十六电阻(61)、第九运算放大器(62)、第二十七电阻(63)、0.5V电源(64)和第二十三电阻(65)组成；

第二十二电阻(57)的端子R222分别与第二十三电阻(65)的端子R231和第八运算放大器(58)的端子V8‑连接，第八运算放大器(58)的端子V8o分别与第二十三电阻(65)的端子R232和第二十四电阻(59)的端子R241连接，第二十四电阻(59)的端子R242分别与第二十五电阻(60)的端子R251和第九运算放大器(62)的端子V9+连接，第九运算放大器(62)的端子V9‑分别与第二十六电阻(61)的端子R261和第二十七电阻(63)的端子R272连接，第二十七电阻(63)的端子R271与0.5V电源(64)的端子U3连接；第八运算放大器(58)的端子V8+和第二十五电阻(60)的端子R252与分数阶忆容器的等效电路的端子GND连接；

第三运算模块(20)的两端为端子K31和端子K32，第二十二电阻(57)的端子R221与第三运算模块(20)的端子K31连接，第二十六电阻(61)的端子R262和第九运算放大器(62)的端子V9o与第三运算模块(20)的端子K32连接。

7.根据权利要求1所述的基于分数阶忆容器等效电路的低通滤波电路，其特征在于所述第四运算模块(26)由第二十八电阻(66)、第二十九电阻(67)、第十运算放大器(68)、第三十二电阻(69)、第十一运算放大器(70)、第三十三电阻(71)、第三十一电阻(72)、第三十电阻(73)和1V电源(74)组成；

第二十八电阻(66)的端子R282分别与第二十九电阻(67)的端子R291和第十运算放大器(68)的端子V10+连接，第十运算放大器(68)的端子V10‑分别与第三十一电阻(72)的端子R311和第三十电阻(73)的端子R302连接，第三十电阻(73)的端子R301与1V电源(74)的端子U4连接；第十运算放大器(68)的端子V10o分别与第三十一电阻(72)的端子R312和第三十二电阻(69)的端子R321连接，第三十二电阻(69)的端子R322分别与第十一运算放大器(70)的端子V11‑和第三十三电阻(71)的端子R331连接；第十一运算放大器(70)的端子V11+和第二十九电阻(67)的端子R292与分数阶忆容器的等效电路的端子GND连接；

第四运算模块(26)的两端为端子K41和端子K42，第二十八电阻(66)的端子R281与第四运算模块(26)的端子K41连接，第三十三电阻(71)的端子R332和第十一运算放大器(70)的端子V11o与第四运算模块(26)的端子K42连接。

8.根据权利要求1所述的基于分数阶忆容器等效电路的低通滤波电路，其特征在于所述模拟反相器(19)由第三十四电阻(75)、第三十五电阻(76)和第十二运算放大器(77)组成；

第三十四电阻(75)的端子R342分别与第三十五电阻(76)的端子R351和第十二运算放大器(77)的端子V12‑连接，第十二运算放大器(77)的端子V12+与分数阶忆容器的等效电路的端子GND连接；

所述模拟反相器(19)的两端为端子Hi和端子Ho，第三十四电阻(75)的端子R341与模拟反相器(19)的端子Hi连接，第三十五电阻(76)的端子R352和第十二运算放大器(77)的端子V12o与模拟反相器(19)的端子Ho连接。

9.根据权利要求1所述的基于分数阶忆容器等效电路的低通滤波电路，其特征在于所述压控移相器(22)由第一结型场效应晶体管(78)、第三电容(79)、第三十六电阻(80)、第十三运算放大器(81)、第三十七电阻(82)、第三十八电阻(83)、第三十九电阻(84)、第二结型场效应晶体管(85)和第二电容(86)组成；

第一结型场效应晶体管(78)的端子G13分别与第三电容(79)的端子C31和第三十六电阻(80)的端子R361连接，第三十六电阻(80)的端子R362分别与第十三运算放大器(81)的端子V13+和第三十七电阻(82)的端子R371连接，第二电容(86)的端子C22分别与第二结型场效应晶体管(85)的端子G21和第三十九电阻(84)的端子R391连接，第三十九电阻(84)的端子R392分别与第十三运算放大器(81)的端子V13‑和第三十八电阻(83)的端子R381连接；

分数阶忆容器的等效电路的端子GND分别与第三电容(79)的端子C32、第二结型场效应晶体管(85)的端子G23、第三十七电阻(82)的端子R372连接；

所述压控移相器(22)分别有端子Φ0、端子Φ1和端子Φ2；第一结型场效应晶体管(78)的端子G11和第二电容(86)的端子C21与压控移相器(22)的端子Φ0连接，第一结型场效应晶体管(78)的端子G12和第二结型场效应晶体管(85)的端子G22与压控移相器(22)的端子Φ1连接，第十三运算放大器(81)的端子V13o和第三十八电阻(83)的端子R382与压控移相器(22)的端子Φ2连接。