1.一种可编程增益放大装置，其特征在于：包括可编程增益放大器(10)、可变跨导匹配电路(11)、频率调谐电路(12)、固定跨导匹配电路(13)、固定增益放大器(14)、固定增益放大器(15)、缓冲器(16)和缓冲器(17)，所述可编程增益放大装置的正极输入端分为两路，第一路与固定增益放大器(14)的一个输入端连接，第二路经选通开关S1后分为两路，第一路与所述固定增益放大器(14)的一个输出端连接，第二路经选通开关S2后与所述固定增益放大器(15)的一个输出端连接；所述可编程增益放大装置的负极输入端分为两路，第一路与固定增益放大器(14)的另一个输入端连接，第二路经选通开关S3后分为两路，第一路与所述固定增益放大器(14)的另一个输出端连接，第二路经选通开关S4后与所述固定增益放大器(15)的另一个输出端连接；所述固定增益放大器(14)的一个输出端与所述固定增益放大器(15)的一个输入端连接，所述固定增益放大器(14)的另一个输出端与所述固定增益放大器(15)的另一个输入端连接；电源VDD分为两路，第一路经选通开关 后与所述固定增益放大器(14)的一个可控端连接，第二路经选通开关 后与所述固定增益放大器(15)的一个可控端连接；所述固定跨导匹配电路(13)的输出端分为两路，第一路与所述固定增益放大器(14)的另一个控制输入端连接，第二路与所述固定增益放大器(15)的另一个控制输入端连接；所述固定增益放大器(15)的一个输出端与所述缓冲器(16)的一个输入端连接，所述缓冲器(16)的另一个输入端与所述缓冲器(16)的输出端连接，所述缓冲器(16)的输出端与所述可编程增益放大器(10)的一个输入端连接；所述固定增益放大器(15)的另一个输出端与所述缓冲器(17)的一个输入端连接，所述缓冲器(17)的另一个输入端与所述缓冲器(17)的输出端连接，所述缓冲器(17)的输出端与所述可编程增益放大器(10)的另一个输入端连接；所述可编程增益放大器(10)的正极输出端为所述增益放大装置的正极输出端，所述可编程增益放大器(10)的负极输出端为所述增益放大装置的负极输出端；所述频率调谐电路(12)的输出端与所述可编程增益放大器(10)的一个控制输入端连接，所述可变跨导匹配电路(11)的输出端与所述可编程增益放大器(10)的一个控制输入端连接。

2.如权利要求1所述的可编程增益放大装置，其特征在于：所述固定增益放大器(14)和固定增益放大器(15)采用高带宽的开环结构，可编程增益放大器(10)采用高线性度的闭环结构。

3.如权利要求1所述的可编程增益放大装置，其特征在于：所述可编程增益放大器(10)包括灵活运算放大器(100)、电阻阵列(101，102)和译码器(103)，可编程增益放大器(10)为全差分放大器，其增益控制信号BitG[L:0]经所述译码器(103)与所述电阻阵列(101，102)的电阻控制端BitR[K:0]连接；所述(101)和电阻阵列(102)的电路结构相同，均由Ra_array和Rb_array组成，可编程增益放大器(10)的Vin+输入端与电阻阵列(101)中Ra_array的一端连接，所述Ra_array的另一端分为两路，第一路与所述灵活运算放大器(100)的正极输入端连接，第二路经Rb_array与所述灵活运算放大器(100)的负极输出端连接，所述灵活运算放大器(100)的Cc1A端经电容阵列Cc_array与所述灵活运算放大器(100)的Cc1B端连接，所述灵活运算放大器(100)的负极输出端为所述可编程增益放大器(10)的Vout-输出端；可编程增益放大器(10)的Vin-输入端与电阻阵列(102)中Ra_array的一端连接，所述Ra_array的另一端分为两路，第一路与所述灵活运算放大器(100)的负极输入端连接，第二路经Rb_array与所述灵活运算放大器(100)的正极输出端连接，所述灵活运算放大器(100)的Cc2A端经另一个电容阵列Cc_array与所述灵活运算放大器(100)的Cc2B端连接，所述灵活运算放大器(100)的正极输出端为所述可编程增益放大器(10)的Vout+输出端。

4.如权利要求1所述的可编程增益放大装置，其特征在于：所述可变跨导匹配电路(11)包括可配置跨导单元(110)、全差分放大器(111)、放大器(112)、编码器(113)、偏置电路(114)、电阻阵列(115，116)，所述电阻阵列(115)和电阻阵列(116)的电路结构相同，均为电阻阵列(101)中的Ra_array；所述匹配电路(114)中晶体管P1的源极接VDD，所述晶体管P1的栅极以及漏极与所述晶体管P2的源极连接，所述晶体管P2的栅极以及漏极连接后分为三路，第一路与所述电阻RG的一端连接，第二路与可配置跨导单元(110)的正极输入端连接，第三路与电阻阵列(116)的一端连接；电阻阵列(116)的另一端分为三路，第一路与所述可配置跨导单元(110)的负极输出端连接，第二路与全差分放大器(111)的正极输入端连接，第三路与所述电容C1的一端连接，所述电容C1的另一端分为两路，第一路与所述全差分放大器(111)的负极输出端连接，第二路与放大器(112)的正极输入端连接；电阻RG的另一端分为两路，第一路与所述可配置跨导单元110的Vref端连接，第二路与另一个电阻RG的一端连接；晶体管P4的栅极和漏极接地，晶体管P4的源极与晶体管P3的栅极和漏极连接，所述晶体管P3的源极分为两路，第一路与所述可配置跨导单元(110)的负极输入端连接，第二路与电阻阵列(115)的一端连接；电阻阵列(115)的另一端分为三路，第一路与所述可配置跨导单元(110)的正极输出端连接，第二路与全差分放大器(111)的负极输入端连接，第三路与另一个电容C1的一端连接；另一个电容C1的另一端分为两路，第一路与所述全差分放大器

111的正极输出端连接，第二路与所述放大器(112)的负极输入端连接，所述放大器(112)的输出端与所述可配置跨导单元(110)的Vbias端连接，由译码器(103)产生的BitR[K:0]输出端分为三路，第一路与所述电阻阵列(115)的控制端连接，第二路与所述电阻阵列(116)的控制端连接，第三路经编码器(113)后生成输出信号BitGm[M:0]与所述可配置跨导单元(110)的BitGm[M:0]端连接。

5.如权利要求1所述的可编程增益放大装置，其特征在于：所述固定跨导匹配电路(13)包括晶体管P1，所述晶体管P1的源极接VDD，所述晶体管P1的栅极以及漏极与所述晶体管P2的源极连接，所述晶体管P2的栅极以及漏极连接后分为三路，第一路与电阻R1的一端连接，第二路与跨导单元的正极输入端连接，第三路与上支路的电阻RG的一端连接；所述电阻R1的另一端分为两路，第一路与电阻R2的一端连接，第二路与所述跨导单元的Vref端连接；所述电阻R2的另一端分为三路，第一路与晶体管P3的源极连接，第二路与跨导单元的负极输入端连接，第三路与下支路的电阻RG的一端连接，晶体管P3的栅极以及漏极与晶体管P4的源极连接，晶体管P4的栅极以及漏极接地；所述上支路的电阻RG的另一端分为三路，第一路与跨导单元的负极输出端连接，第二路与全差分放大器的正极输入端连接，第三路与上支路的电容C1的一端连接，上支路的电容C1的另一端分别与全差分放大器的负极输出端以及放大器的正极输入端连接，所述下支路的电阻RG的另一端分为三路，第一路与跨导单元的正极输出端连接，第二路与全差分放大器的负极输入端连接，第三路与下支路的电容C1的一端连接，下支路的电容C1的另一端分别与全差分放大器的正极输出端以及放大器的负极输入端连接，所述放大器的输出端为所述固定跨导匹配电路(13)的输出端。