1.一种基于JESD204B协议的多通道宽带信号高速采集与转发系统，其特征在于，包括模拟信号调理模块、高速ADC阵列模块、高速数据采集控制模块、多通道缓存控制器、缓存模块、SFP接口模块、PCIe端点接口模块，所述高速数据采集控制模块包括JESD204B接收模块、采集流程管理模块和传输控制模块；

所述传输控制模块分别与所述JESD204B接收模块、采集流程管理模块和多通道缓存控制器连接，所述多通道缓存控制器与缓存模块连接；所述JESD204B接收模块通过高速收发器与高速ADC阵列模块连接，所述采集流程管理模块通过SPI接口与所述高速ADC阵列模块连接，所述传输控制模块还通过所述SFP接口模块与通信测试设备连接，所述传输控制模块还通过PCIe端点接口模块与上位机实现总线连接；

所述传输控制模块用于接收上位机发送的控制流信号，并通过所述采集流程管理模块转化为ADC控制流信号给高速ADC阵列模块，所述传输控制模块还用于通过所述JESD204B接收模块从所述高速ADC阵列模块中接收数据，并通过所述多通道缓存控制器存储到所述缓存模块；所述多通道缓存控制器用于根据传输控制模块发送的控制信号，实现不同流向数据的缓存管理；所述传输控制模块还用于将缓存模块中的数据分别通过所述PCIe端点接口模块发送到上位机和通过所述SFP接口模块发送到通信测试设备。

2.根据权利要求1所述的一种基于JESD204B协议的多通道宽带信号高速采集与转发系统，其特征在于，所述高速数据采集控制模块、SFP接口模块、PCIe端点接口模块集成于FPGA芯片中。

3.根据权利要求1或2所述的一种基于JESD204B协议的多通道宽带信号高速采集与转发系统，其特征在于，所述JESD204B接口模块包括多个高速收发器、多个监测译码模块、链路监视模块、错误处理模块和时钟管理模块，所述多通道高速收发器用于从高速ADC阵列模块中接收数据，所述监测译码模块分别与高速收发器连接，链路监视模块与监测译码模块连接，监测译码模块与错误处理模块连接，所述监测译码模块用于对对应的吉比特高速收发器GTX接收的JESD204B数据进行逗号检测和字符译码，所述链路监视模块用于实时监测对应链路中出现的控制字符的计数和监视高速收发器反馈的运行不一致标志信号，所述错误处理模块用于在链路发生错误时，判断链路是否需要重新建立，并且舍弃此时接收的数据。

4.根据权利要求2所述的一种基于JESD204B协议的多通道宽带信号高速采集与转发系统，其特征在于，所述缓存模块包括基于DDR3接口的SDRAM芯片和SDRAM缓存控制器；所述多通道缓存控制器通过FPGA芯片内置的MIS IP核实现，所述多通道缓存控制器包括MIG IP模块、写进程模块、读进程模块、命令进程模块、一个输入接口和二个输出接口，所述MIG IP模块用于对SDRAM芯片进行直接控制，所述写进程模块和读进程模块分别通过输入接口和输出接口与MIG IP的用户接口通信，分别用于完成数据的写入和读出，所述命令进程模块用于接收与解码上层控制信号，实现采样数据向两个不同路径的选择分发，同时返回读写操作完成信号。

5.根据权利要求4所述的一种基于JESD204B协议的多通道宽带信号高速采集与转发系统，其特征在于，所述SFP接口模块包括四通道高速收发器组合，链路初始化单元、流程控制单元、状态控制单元、接收数据解包单元、发送数据打包单元和FIFO模块，所述PCIe端点接口模块包括8通道高速收发器组合、PCIe硬核、PIO模块和DMA模块，所述PIO模块用于实现FPGA芯片与上位机之间的控制信号流的交换，所述DMA模块用于实现采样数据到上位机之间的高速上传。

6.根据权利要求5所述的一种基于JESD204B协议的多通道宽带信号高速采集与转发系统，其特征在于，其数据采集与转发包括以下步骤：

（1）JESD204B接收模块首先判断链路是否正确建立，当链路完整建立后，所述采集流程管理模块通过SPI接口向高速ADC采集阵列发送ADC控制流信号，高速ADC采集阵列开始采集数据，并将数据转换为JESD204B数据格式后输出到JESD204B接收模块；

（2）JESD204接收模块通过高速收发器接收数据并送入缓存模块缓存；

（3）传输控制模块通过PCIe端点接口模块向上位机发起DMA请求，并通过PCIe端点接口模块将缓存模块内的数据转换为PCIe格式后通过8通道链路高速上传到上位机；

（4）传输控制模块通过Aurora协议发出与通信测试设备的握手信号，并通过SFP接口模块将缓存模块内的数据通过8B/10B的进行编码后，通过4通道链路上传到通信测试设备。

7.根据权利要求6所述的一种基于JESD204B协议的多通道宽带信号高速采集与转发系统，其特征在于，所述上位机为嵌入式计算机，所述通信测试设备为大容量数据存储或分析处理设备。