1.一种复用两数据输入主从型D触发器，其特征在于：包括数据输入选择电路、主锁存电路和从锁存电路，所述的数据输入选择电路由第一PMOS管～第五PMOS管及第一NMOS管～第五NMOS管组成，其中第一PMOS管的栅极接数据选择控制信号，源极接电源，漏极接第三PMOS管的源极；第三PMOS管的栅极接第二数据输入端，漏极接第五PMOS管的源极；第二PMOS管的栅极接第一数据输入端，源极接电源，漏极接第四PMOS管的源极；第四PMOS管的栅极接数据选择控制信号的反相信号，漏极接第五PMOS管的源极；第五PMOS管的栅极接时钟信号，漏极接第五NMOS管的漏极；第五NMOS管的栅极接时钟信号的反相信号，源极接第三NMOS管的漏极；第三NMOS管的栅极接第二数据输入端，源极接第一NMOS管的漏极；第一NMOS管的栅极接数据选择控制信号的反相信号，源极接地；第四NMOS管的栅极接数据选择控制信号，漏极接第三NMOS管的漏极，源极接第二NMOS管的漏极；第二NMOS管的栅极接第一数据输入端，源极接地；

所述的主锁存电路由第六PMOS管～第八PMOS管及第六NMOS管～第八NMOS管组成，其中第六NMOS管的栅极接第八PMOS管的漏极，源极接电源，漏极接第七PMOS管的源极；第七PMOS管的栅极接时钟信号的反相信号，漏极接第五NMOS管的漏极；第七NMOS管的栅极接时钟信号，漏极接第五NMOS管的漏极，源极接第六NMOS管的漏极；第六NMOS管的栅极接第八PMOS管的漏极，源极接地；第八PMOS管的栅极接第五NMOS管的漏极，源极接电源，漏极接第八PMOS管的漏极；第八NMOS管的栅极接第五NMOS管的漏极，漏极接第八PMOS管的漏极，源极接地；

所述的从锁存电路由第十PMOS管～第十二PMOS管及第十NMOS管～第十二NMOS管组成，其中第十一PMOS管的栅极接电路输出端口Q，源极接电源，漏极接第十PMOS管的源极；第十PMOS管的栅极接时钟信号，漏极接电路输出端口QN；第十NMOS管的栅极接时钟反相信号，源极接第十一NMOS管的漏极，漏极接输出端口QN；第十一NMOS管的栅极接输出端口Q，源极接地；第十二PMOS管的栅极接输出端口QN，源极接电源，漏极接输出端口QN；第十二NMOS管的栅极接输出端口QN，源极接地，漏极接输出端口Q，还包含第一输入信号处理电路，所述第一输入信号处理电路包括：第十三PMOS管和第十三NMOS管，其中第十三PMOS管的栅极接输入选择控制信号，源极接电源，漏极接输入选择控制信号的反相；第十三NMOS管的栅极接输入选择控制信号，源极接地，漏极接输入选择控制信号的反相，还包括第二输入信号处理电路，所述第二输入信号处理电路包括：第十四PMOS管和第十四NMOS管，其中第十四PMOS管的栅极接时钟信号，源极接电源，漏极接时钟信号的反相，第十四NMOS管的栅极接时钟信号，源极接地，漏极接时钟信号的反相。

2.根据权利要求1所述的复用两数据输入主从型D触发器电路，其特征在于：还包括传输门，所述传输门由第九PMOS管和第九NMOS管组成，第九PMOS管的栅极接时钟反相信号，源极接输出端口QN，漏极接第八PMOS管的漏极；第九NMOS管的栅极接时钟信号，源极接输出端口QN，漏极接第八PMOS管的漏极。