1.一种光比较器，其特征在于，包括：

第一部分，所述第一部分包括第一激光器阵列、第一调制器阵列、第一波分复用器、第一分束器和第一开关阵列；其中，所述第一激光器阵列用于输出不同波长的脉冲光；所述第一调制器阵列包括至少一个形成一列的第一调制微环，所述第一调制微环的数量与所述第一开关阵列的列数相同，在所述第一调制器阵列上施加输入信号，所述第一调制微环的数量与所述输入信号的数量相同，所述第一调制器阵列用于接收所述不同波长的脉冲光，并将各输入信号分别调制到各脉冲光上以获取至少一个第一调制脉冲光；所述第一波分复用器用于合成接收到的所述至少一个第一调制脉冲光以获得第一合波调制脉冲光，并通过横向波导发送给所述第一分束器；所述第一分束器用于根据所述第一合波调制脉冲光获得至少一个第一分束调制脉冲光，所述第一分束调制脉冲光的数量与所述第一开关阵列的行数相同；所述第一开关阵列用于将接收到的各第一分束调制脉冲光分别发送到所述第一开关阵列中每一行所包括的至少一个第一开关微环中；所述第一开关阵列中每一行所包括的至少一个第一开关微环根据控制信号对所述第一分束调制脉冲光进行谐波处理，获取第一输出光信号；其中，所述第一调制微环的半径RaBi与所述第一开关微环的半径RaAji的关系为其中，λi为第i个脉冲光的波长，n为光的折射率，π为圆周率；

第二部分，所述第二部分包括第二激光器阵列、第二调制器阵列、第二波分复用器、第二分束器和第二开关阵列；其中，所述第二激光器阵列用于输出不同波长的脉冲光；所述第二调制器阵列包括至少一个形成一列的第二调制微环，所述第二调制微环的数量与所述第二开关阵列的列数相同，在所述第二调制器阵列上施加输入信号，所述第二调制器微环的数量与所述输入信号的数量相同，所述第二调制器阵列用于接收所述不同波长的脉冲光，并将各输入信号分别调制到各脉冲光上以获取至少一个第二调制脉冲光；所述第二波分复用器用于合成接收到的所述至少一个第二调制脉冲光以获得第二合波调制脉冲光，并通过横向波导发送给所述第二分束器；所述第二分束器用于根据所述第二合波调制脉冲光获得至少一个第二分束调制脉冲光，所述第二分束脉冲光的数量与所述第二开关阵列的行数相同；所述第二开关阵列用于将接收到的各第二分束调制脉冲光分别发送到所述第二开关阵列中每一行所包括的至少一个第二开关微环中；所述第二开关阵列中每一行所包括的至少一个第二开关微环根据所述控制信号对所述第二分束调制脉冲光进行谐波处理，获取第二输出光信号；其中，所述第二调制微环的半径RbBi与所述第二开关微环的半径RbAji的关系为其中，λi为第i个脉冲光的波长，n为光的折射率，π为圆周率；

所述第一部分输出的所述第一输出光信号与所述第二部分输出的所述第二输出光信号通过横向波导传输到第三部分，所述第三部分包含至少一个光强探测器，所述光强探测器的数量与所述第一开关阵列的行数相同；所述第三部分根据输入的所述第一输出光信号和所述第二输出光信号输出电信号。

2.根据权利要求1所述的光比较器，其特征在于，还包括：

纵向波导，以及至少一个光吸收单元；

所述纵向波导设置在所述第一开关阵列中相邻两行中对应位置上的两个第一开关微环之间，以及所述第二开关阵列中相邻两行中对应位置上的两个第二开关微环之间；

所述第一开关阵列和所述第二开关阵列中每一行均设置有一个对应的所述光吸收单元。

3.根据权利要求1所述的光比较器，其特征在于，还包括：

纵向波导，以及至少一个光吸收单元；

所述纵向波导设置在所述第一开关阵列中相邻两行中对应位置上的两个第一开关微环之间，以及所述第二开关阵列中相邻两行中对应位置上的两个第二开关微环之间；

所述第一开关阵列和所述第二开关阵列中相邻两行之间设置有一个对应的所述光吸收单元。

4.一种利用如权利要求1或2或3所述的光比较器实现高速缓冲存储器与主存储器的映射查找方法，其特征在于，包括：高速缓冲存储器将所述高速缓冲存储器中的各数据存储单元对应的主存字块标记组成控制信号阵列，将所述控制信号阵列作为所述光比较器的控制信号；

接收中央处理器CPU发送的预取数据的主存地址，所述预取数据的主存地址包含预取数据的主存字块标记，将所述预取数据的主存字块标记作为所述光比较器的所述输入信号，输入到所述第一调制器阵列和所述第二调制器阵列；

根据所述光比较器的所述第三部分输出的电信号阵列，将所述高速缓冲存储器中对应位置的数据存储单元中的数据发送给CPU。

5.根据权利要求4所述的方法，其特征在于，所述根据所述光比较器的所述第三部分输出的电信号阵列，将所述高速缓冲存储器中对应位置的数据存储单元中的数据发送给CPU，包括：将所述电信号阵列中0位置对应的数据存储单元中的数据发送给CPU。

6.根据权利要求5所述的方法，其特征在于，所述方法还包括：

若所述电信号阵列中的各元素均为非0元素，则高速缓冲存储器根据预取数据的主存地址从主存中获取对应的数据发送给CPU，同时更新所述控制信号阵列。